微电子工业全球标准
标准及文件检索
标题 | 文档# | 日期 |
---|---|---|
附件D, Raw Card D, 260 pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM SODIMM设计规范发行编号:31 |
MODULE4.20.25.D | 2022年3月 |
minor-latin;mso-ansi-language:EN-US;mso-fareast-language:EN-US;mso-bidi-language: 委员会(s):jc - 45.3 |
||
288-Pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM无缓冲DIMM设计规范发行号:29 |
MODULE4.20.26 | 2019年8月 |
本规范定义了288引脚,1.2伏(VDD),无缓冲,双数据速率,同步DRAM双在线内存模块(DDR4 SDRAM udimm)的电气和机械要求。这些DDR4无缓冲内存条用于安装在个人电脑上时用作主存。2241.13项 委员会(s):jc - 45.3 |
||
附件E, R/C E, 288 pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM无缓冲DIMM设计规范发行号:30 |
MODULE4.20.26.E | 2020年6月 |
本规范定义了Raw Card E, 288引脚,1.2伏(VDD),无缓冲,双数据速率,同步DRAM双在线内存模块(DDR4 SDRAM udimm)的电气和机械要求。这些DDR4无缓冲内存(udimm)安装在pc机上时用作主存。项目2231.17 b。 委员会(s):jc - 45.3 |
||
电力电子转换用碳化硅金属氧化物半导体器件偏置温度不稳定性评价导则 |
JEP184 | 2021年3月 |
本文档的范围涵盖了具有栅极介电区偏置的器件的基于sic的PECS器件。这通常指的是MOS器件,如mosfet和igbt。在本文档中,仅讨论NMOS器件,因为它们在功率器件应用中占主导地位;然而,程序也适用于PMOS器件。 委员会(s):jc - 70.2 |
||
串行闪存设备的重播保护单调计数器(rpmc) |
JESD260 | 2021年4月 |
本文档提供了一个附加块的要求,称为重放保护单调计数器。(RPMC)重放保护为提供额外的安全性提供了一个构建块。该块需要在串行闪存设备和串行闪存控制器中进行修改。该标准定义了重播保护单调计数器操作的新命令。支持RPMC的设备可以支持本标准中定义的这些新命令。 委员会(s):jc - 42.4 |
||
组件和模块的温度范围和测量 |
JESD402-1A | 2022年3月 |
在定义与温度相关的规格时,本文档通过参考JESD402-1在其他标准、规范和数据表中指定可能使用的标准温度范围。项目1855.13、1855.16、1855.22和1855.24 委员会(s):JC-42 |
||
0.5 v低压摆幅端接逻辑(lvstl05) |
JESD8-33 | 2019年6月 |
本标准定义了高速低电压摆幅端接NMOS驱动器系列数字电路的电源电压范围、直流接口、开关参数和过调/欠调。本标准中的规范代表了低压端接电路的最低接口规范集。159.03项 委员会(s):JC-16 |
||
0.6 v低压摆幅端接逻辑(lvstl06) |
JESD8-29 | 2016年12月 |
本标准规定了使用0.6V电源的高速低压摆接NMOS驱动器系列数字电路的供电电压范围、直流接口、开关参数和过调/欠调。本标准中的规范代表了低压端接电路的最低接口规范集。180.24项目。 委员会(s):JC-16 |
||
无端接数字集成电路1.0 v +/- 0.1 v(正常范围)和0.7 v - 1.1 v(宽范围)电源电压和接口标准: |
JESD8-14A.01 | 2007年9月 |
这个新标准提供了一些规范,这些规范将被几家公司用于采用0.10-0.12 um CMOS技术设计的新1.0 V产品,以及与之接口的组件。本标准定义了高速、低电压非端接数字电路系列的电源电压范围、直流接口和开关参数,这些电路由符合输入接收器规格的同一系列或混合系列的部件驱动。本标准中的规范代表了CMOS兼容电路的最小接口规范集。本版本是附件a所述的小编辑修订。 委员会(s):JC-16 |
||
1.05 v cmos |
JESD8-34 | 2020年4月 |
本标准规定了用于窄范围1.05 V CMOS电平的器件的输入、输出规格和交流测试条件。159.01项 委员会(s):JC-16 |
||
非端接数字集成电路的1.2 v +/- 0.1 v(正常范围)和0.8 - 1.3 v(宽范围)电源电压和接口标准: |
JESD8-12A.01 | 2007年9月 |
本标准定义了高速、低电压非端接数字电路系列的电源电压范围、直流接口和开关参数,这些电路由符合输入接收器规格的同一系列或混合系列的部件驱动。本标准中的规范代表了CMOS兼容电路的最小接口规范集。 委员会(s):JC-16 |
||
1.2 v高速lvcmos (hs_lvcmos)接口 |
JESD8-26 | 2011年9月 |
本标准定义了1.2 V高速LVCMOS (HS_LVCMOS)接口的直流和交流输入电平、输出电平、输入过调量和欠调量规格。非端接接口的开关范围为0 V至1.2 V,主要用于支持与宽I/O SDRAM设备的通信。 委员会(s):JC-16 |
||
1.8 v高速lvcmos (hs_lvcmos)接口 |
JESD8-31 | 2018年3月 |
本标准定义了1.8 V高速LVCMOS (HS_LVCMOS)接口的直流和交流输入电平、输出电平以及输入过调量和欠调量规格。非端接接口的开关范围通常为0 V至1.8 V。 委员会(s):JC-16 |
||
100引脚DRAM、SDRAM、ROM DIMM |
MODULE4.4.8 | 1997年12月 |
第8号公告 委员会(s):jc - 42.3 |
||
100引脚DDR SDRAM无缓冲32b-DIMM设计规范 |
MODULE4.20.9 | 2004年11月 |
第14号公告 |
||
112引脚MPDRAM DIMM |
MODULE4.4.6 | 1997年6月 |
释放9 |
||
144引脚和168引脚PEMM系列与EDO-DRAM和SDRAM |
MODULE4.5.13 | 2000年10月 |
第十版 委员会(s):JC-42 |
||
144引脚DDR SGRAM SO-DIMM |
MODULE4.5.9 | 1999年3月 |
第九版 |
||
144引脚DRAM SO-DIMM |
MODULE4.5.5 | 1999年3月 |
释放9 |
||
144引脚SDRAM SO-DIMM |
MODULE4.5.6 | 1999年3月 |
释放9 |