微电子工业全球标准
移动内存:LPDDR,宽I/O
Lpddr5 & lpddr5x
LPDDR4
JESD209-4 LPDDR4于2014年8月首次发布,最近于2021年6月更新,旨在显著提高移动设备的内存速度和效率。LPDDR4最终将以4266 MT/s的I/O速率运行,是LPDDR3的两倍。为了实现这一性能,委员会完全重新设计了架构,从每个通道16位的单通道模具变成了每个通道16位的双通道模具,总共32位。下载JESD209-4D.
LPDDR4XJESD209-4-1AJESD209-4,低功耗双数据速率4X的附录1已于2021年2月更新。LPDDR4X是一个可选的扩展,旨在为产品设计人员提供进一步降低功率以及模具终止(ODT)灵活性的选项。在LPDDR4X中,I/O电源电压(VDDQ)从1.1 V降低到0.6 V。这40%的电压降低导致从存储设备发送和接收数据时的功耗大大降低,这对智能手机和其他手持设备尤其有利。此外,LPDDR4X支持高内存密度系统的易于编程的命令总线终止。
LPDDR3
由
宽的I / O宽I/O 2
Wide I/O 2于2014年9月发布,在保持Wide I/O通过硅通道(TSV)架构垂直堆叠和优化封装的同时,比Wide I/O提供了显著的速度提升。综合这些特性,Wide I/O 2能够提供智能手机、平板电脑和手持游戏机等移动设备所要求的不断增长的速度、容量和电源效率。下载JESD229-2.
宽I/O 2提供了四倍的内存带宽(高达68GBps)的前一个版本的标准,但在更低的功耗(更好的带宽/瓦特),改变到1.1V的电源电压。从封装的角度来看,宽I/O 2芯片经过优化,可以堆叠在片上系统(SOC)之上,以最大限度地降低功耗和占地面积。
宽I/O 2移动DRAM是随着宽I/O的发布而开创的突破性技术的扩展。就像切换到多核处理器而不需要切换到新的进程节点就能显著提高整体计算机速度一样,垂直堆叠架构允许宽I/O 2接口以大约四分之一的I/O速度提供LPDDR4 DRAM四倍的带宽。
随着最近LPDDR4的发布,JEDEC的这两个新标准为设计人员提供了一系列移动内存解决方案,实现了最大的灵活性。使用水平架构的设计人员可以选择LPDDR4,而使用垂直架构的设计人员则受到宽I/O 2的支持。无论是哪种情况,委员会都致力于提供市场所需的内存性能。
由JC-42.6于2011年12月发布,宽I/O移动DRAM是一项突破性的技术,将满足行业对提高集成水平以及改进性能、带宽、延迟、功率、重量和外形因素的需求。下载JESD229宽I/O单数据速率(SDR).
宽I/O移动DRAM使用芯片级三维(3D)堆叠,通过硅通径(TSV)互连和存储芯片直接堆叠在系统芯片(SoC)上。宽I/O特别适用于需要增加内存带宽至17GBps的应用程序,如3D游戏、HD视频(1080p H264视频、pico投影)、同时运行的应用程序等。宽I/O将为智能手机、平板电脑、手持游戏机和其他高性能移动设备提供终极性能、能源效率和小尺寸。
内存MCP
按关键字或文件编号搜索
最近的文档
多芯片封装(MCP)和离散e•MMC, e•2MMC和UFS | MCP3.12.1 | 2022年11月 |
低功耗双数据速率5 (lpddr5) | JESD209-5B | 2021年6月 |
低功耗双数据速率4 (lpddr4) | JESD209-4D | 2021年6月 |
Jc-42.6低功耗存储器的制造商标识(id)代码 | JEP166D | 2021年4月 |
低功率双数据速率4X (LPDDR4X)的附录1 | JESD209-4-1A | 2021年2月 |
低功耗双数据速率(lpddr5) | JESD209-5A | 2020年1月 |
0.5 v低压摆动终止逻辑(lvstl05) | JESD8-33 | 2019年6月 |
低功耗双数据速率5 (lpddr5) | JESD209-5 | 2019年2月 |
0.6 v低压摆动终止逻辑(lvstl06) | JESD8-29 | 2016年12月 |
低功耗双数据速率3 sdram (lpddr3) | JESD209-3C | 2015年8月 |
活动及会议
JC-16 40, 42岁,45岁,63年,64年 | 毛伊岛 | 2022年12月12日至15日 |
JC-16 40, 42岁,45岁,63年,64年 | 西雅图 | 2023年3月6日至9日 |
JC-16 40, 42岁,45岁,63年,64年 | 济州岛 | 2023年6月5日至8日 |
JC-16 40, 42岁,45岁,63年,64年 | 温哥华 | 2023年8月28日至31日 |
JC-16 40, 42岁,45岁,63年,64年 | 毛伊岛 | 2023年12月4日至7日 |