微电子行业的全球标准
移动内存:LPDDR,宽I/O
LPDDR5和LPDDR5X
LPDDR4
JESD209-4 LPDDR4于2014年8月首次发布,最近于2021年6月更新,旨在显着提高移动设备的存储速度和效率。LPDDR4最终将以4266 mt/s的I/O速率运行,是LPDDR3的两倍。为了实现这一表现,委员会完全重新设计了该建筑,从一个单渠道死亡,每个渠道16位变化到每通道16位的两通道死亡,总计32位。下载JESD209-4D。
lpddr4xJESD209-4-1A,第1号附录至JESD209-4,低功率双数据速率4X于2021年2月更新。LPDDR4X是可选的扩展名,旨在为产品设计师提供进一步降低功率的选项,以及在模具终止(ODT)灵活性上。在LPDDR4X中,I/O电源电压(VDDQ)从1.1 V降低到0.6V。从存储器发送和接收数据时,这种40%的降压会导致较低的功率使用,这对智能手机和其他尤其有利手持设备。此外,LPDDR4X为高存储器密度系统提供了易于编程的命令总线终止。
LPDDR3
LPDDR2
宽I/O&宽I/O 2
Wide I/O 2于2014年9月出版,在宽I/O中提供了显着提高I/O的速度,同时保留了通过硅的垂直堆叠(TSV)架构和优化的包装。这些特性位置均匀的I/O 2结合在一起,以提供移动设备(例如智能手机,平板电脑和手持游戏机)所需的不断增加的速度,容量和功率效率。下载JESD229-2。
宽I/O 2提供了以前版本的标准版本的内存带宽(最多68Gbps),但在较低的功耗(更好的带宽/瓦)中,更改为1.1V电源电压。从包装的角度来看,宽的I/O 2模具被优化为堆叠在芯片(SOC)上的系统之上,以最大程度地减少功耗和足迹。
宽I/O 2移动DRAM是通过宽I/O出版的突破性技术的扩展。就像切换到多核处理器大大提高了总体计算机速度而无需跳到新的流程节点一样,垂直堆叠的架构允许宽的I/O 2接口交付四倍的LPDDR4 DRAM带宽大约四分之一。I/O速度。
随着LPDDR4的最新出版物,JEDEC的这两个新标准为设计师提供了一系列移动存储解决方案,从而最大程度地灵活。使用水平体系结构的设计师可以选择LPDDR4,而使用垂直体系结构的人员则得到了宽I/O。2。在任何一种情况下,委员会都致力于提供市场所需的内存性能。
JC-42.6于2011年12月发布,宽I/O移动DRAM是一项突破性技术,它将满足行业对整合水平的需求以及提高的性能,带宽,潜伏期,功率,重量和外形的需求。下载JESD229宽I/O单数据速率(SDR)。
宽I/O移动DRAM使用芯片级三维(3D)通过硅通过(TSV)互连和内存芯片直接堆叠在芯片上(SOC)上的系统上。宽I/O特别适合需要增加内存带宽高达17Gbps的应用程序,例如3D游戏,高清视频(1080p H264视频,PICO投影),同时运行的应用程序等。,智能手机,平板电脑,手持游戏机和其他高性能移动设备的能源效率和小尺寸。
内存MCP
按关键字或文档编号搜索
最近的文件
低功率双重数据速率5(LPDDR5) | JESD209-5B | 2021年6月 |
低功率双重数据速率4(LPDDR4) | JESD209-4D | 2021年6月 |
JC-42.6低功率记忆的制造商识别(ID)代码 | JEP166D | 2021年4月 |
Multichip软件包(MCP)和离散E•MMC,E•2MMC和UFS | MCP3.12.1 | 2021年3月 |
JESD209-4的附录1,低功率双数据速率4X(LPDDR4X) | JESD209-4-1A | 2021年2月 |
低功率双重数据速率(LPDDR5) | JESD209-5A | 2020年1月 |
0.5 V低压秋千终止逻辑(LVSTL05) | JESD8-33 | 2019年6月 |
低功率双重数据速率5(LPDDR5) | JESD209-5 | 2019年2月 |
0.6 V低压秋千终止逻辑(LVSTL06) | JESD8-29 | 2016年12月 |
低功率双数据速率3 SDRAM(LPDDR3) | JESD209-3C | 2015年8月 |
活动和会议
JC-16,40,42,45,63,64 | 丹佛 | 6-10 2022年6月10日 |
JC-16,40,42,45,63,64 | 阿纳海姆 | 8月29日 - 2022年9月2日 |
JC-16,40,42,45,63,64 | 毛伊 | 2022年12月12日至16日 |
JC-16,40,42,45,63,64 | 西雅图 | 2023年3月6日至9日 |
JC-16,40,42,45,63,64 | 济州 | 2023年6月5日至8日 |