微电子工业全球标准
JEDEC宣布发布DDR4标准
2012年9月25日，美国弗吉尼亚州阿灵顿- - - - - -电平全球领先的微电子行业标准开发机构固态技术协会(Solid State Technology Association)今天宣布，其备受期待的同步DDR4(双倍数据速率4)标准首次发布。JEDEC DDR4 (JESD79-4)被定义为提供更高的性能，具有更高的可靠性和更低的功耗，因此相对于以前的DRAM内存技术而言，这是一项重大成就。新的DDR4标准可从JEDEC网站免费下载//www.ljosalfur.com/standards-documents/results/jesd79-4%20ddr4．
DDR4提供了一系列创新功能，旨在实现高速操作和广泛适用于各种应用，包括服务器，笔记本电脑，台式电脑和消费产品。除了本版本后面描述的优势之外，新技术的定义目标是简化迁移并支持采用行业范围的标准。
为了促进对DDR4标准的理解和尽早采用，JEDEC将于10月30日和31日在加州圣克拉拉举办为期两天的DDR4技术研讨会。网上报名及议程资料请浏览://www.ljosalfur.com/ddr4workshop．
DDR4的每个引脚数据速率被指定为每秒1.6千兆传输到每秒3.2千兆传输的初始最大目标。由于DDR3超过了最初的1.6 GT/s的目标性能，未来的DDR4更新可能会增加更高的性能速度等级。其他与计划速度等级紧密相关的DDR4属性，使设备功能和应用程序采用，包括:DQ总线上的伪开放漏极接口，每个DQ的减速模式为2,667 MT/s或更高，银行组架构，内部生成的VrefDQ和改进的培训模式。
DDR4架构是一个8n预取，具有两个或四个可选的银行组。这种设计将允许DDR4存储设备在每个独特的银行组中进行单独的激活、读、写或刷新操作。这个概念还将提高整体内存效率和带宽，特别是在使用小内存粒度时。有关其他功能的更多信息，请访问电平的网站．
此外，DDR4的设计方式使得堆叠存储设备可能成为该技术生命周期中的关键因素，多达8个存储设备的堆栈仅呈现单个信号负载。
JEDEC的JC-42.3 DRAM内存小组委员会主席Joe Macri表示:“JEDEC DDR4标准的发布代表了全球存储设备、系统、组件和模块生产商多年来的不懈努力。新标准将使下一代系统实现更高的性能，显着增加封装密度和提高可靠性，同时降低功耗。”
JC-42内存委员会主席兼蒙太奇技术执行副总裁Desi Rhoden指出:“业界一直期待这一标准的发布。“目前的出版物将为早期采用者提供使用新兴DDR4设备所需的关键信息。后续出版物计划讨论尚未在本出版物中及时定稿的材料。与所有JEDEC标准化活动一样，行业参与受到高度重视-有兴趣参与JEDEC的公司可以访问JEDEC网站www.ljosalfur.com或致电703-907-7560了解更多信息。”
对DDR4的行业支持
三星电子存储器产品规划和应用工程高级副总裁Byungse So表示:“随着JEDEC DDR4规格的最终确定，三星将继续提供高性能、低功耗的DRAM解决方案，以进一步开发最先进的下一代绿色IT系统。”“我们将与全球客户一起，继续开发高能效的经济IT系统，以扩大高端内存市场，支持最先进的计算模块和解决方案。”
" DDR4标准的发布是下一代DRAM推出前的一个重要里程碑，"美光DRAM营销副总裁Robert Feurle表示。性能和功耗的改进使DDR4成为下一代企业和消费产品的有吸引力的内存解决方案，我们期待着将这项技术推向市场。”
关于电平
JEDEC是微电子行业标准的领先开发者。由近300家公司任命的4,000多名参与者在50个JEDEC委员会中共同努力，以满足行业、制造商和消费者等各个领域的需求。yabo2018他们产生的出版物和标准被全世界所接受。所有JEDEC标准都可以在线免费获得。欲了解更多信息，请访问www.ljosalfur.com．
# # #
联系
艾米丽德斯贾丁斯
703-907-7560
