微电子工业全球标准
JEDEC宣布开发广泛的3D-IC标准
邀请全球行业参与;广泛采用的标准被视为3D-IC成功的关键
2011年3月17日，美国弗吉尼亚州阿灵顿市- JEDEC固态技术协会，微电子行业标准开发的全球领导者，今天宣布了与3d - ic相关的广泛的正在进行的标准开发工作。作为高容量半导体应用(包括器件、封装、可靠性和测试标准)免费和开放标准的主要提供商，JEDEC具有独特的优势，可以开发将这种改变游戏规则的技术应用于高容量产品应用所需的标准。3D特别适合于内存与其他内存或逻辑的组合，由于JEDEC已经领导了几代半导体存储器(包括DRAM、FLASH和SRAM)的功能、接口和封装标准的开发，因此JEDEC具有为堆叠设备和混合技术ic实现3D标准的专业知识。IBM负责3D集成的IBM研究员Subu Iyer表示:“JEDEC标准将允许大量产品利用这一令人兴奋的技术。
为了满足行业对提高集成水平以及提高性能、带宽、延迟、功率、重量和外形因素的需求，微电子制造商正在利用透硅通径(TSV)芯片到芯片互连实现三维(3D)芯片堆叠。JEDEC董事会主席Mian Quddus表示:“TSV技术即将实现从手持移动设备到高端服务器等应用的变革性性能改进、功耗降低和高密度封装尺寸。”
多个JEDEC委员会和任务小组yabo2018涵盖了广泛的技术，他们投入了多年的努力为3D-IC标准奠定基础。随着人们对3D-IC技术的兴趣达到历史最高水平，现在是时候让公司参与进来并影响短期和战略标准，以实现和发展3D-IC市场，”ST-Ericsson低功耗存储器和内存标准化经理JC-42.6小组委员会主席Sophie Dumas补充道。
内存委员会yabo2018
固态存储器委员会(JC-42)自2008年6月以来一直致力于为DDR3定义标准化的3D存储器栈，该栈提供的功率和性能优势比传统技术领先整整一代。DDR4标准将从一开始就支持3D。
多芯片封装委员会(JC-63)目前正在开发混合技术衬垫序列和器件封装标准。低功耗内存小组委员会(JC-42.6)的一个活跃任务小组正在开发宽I/O移动内存标准，其中TSV互连堆叠在系统芯片(SoC)应用处理器上。
质量和可靠性委员会yabo2018
硅器件可靠性鉴定和监测小组委员会(JC-14.3)一直在研究3D堆栈的可靠性相互作用，并已发布JEP158:带过硅通孔(TSVS)的3D芯片堆栈:识别、理解和评估可靠性相互作用。此外，由JC-14.1和JC-14.2制定的可靠性测试方法和JC-14.4制定的质量文件适用于3D-IC封装和未封装的评估和资格。
包装委员会
机械标准化委员会(JC-11)自2010年6月以来一直致力于宽I/O移动存储器包的标准化工作，其中包括一个专注于设计指南和MO创建的活跃任务小组。
JEDEC委yabo2018员会和任务小组定期举行会议，邀请世界各地感兴趣的公司和组织的技术和产品开发人员访问www.ljosalfur.com或致电703-907-7560咨询。
关于电平
JEDEC是微电子工业标准的领先开发商。来自近300家公司的3000多名参与者在50个JEDEC委员会中共同工作，以满足行业、制造商和消费者等各个领域的需求。yabo2018他们所产生的出版物和标准为全世界所接受。所有JEDEC标准均可在www.ljosalfur.com，不收费。
联系人:
艾米丽德斯贾丁斯
703-907-7560
# # #
