微电子工业全球标准
标准及文件检索
显示6个文档中的1 - 6个。显示5每页的结果。
标题 | 文档# | 日期 |
---|---|---|
Ddr2内存时钟倾斜测量程序使用时钟参考板 |
JEP152 | 2007年5月 |
本文档是JC-45.1 DDR2 DIMM Clock Skew Measurement工作组的工作产品。本文档的目的是定义使用DDR2时钟参考板测量注册内存上的时钟参数的过程。本文档的目的不是设定规格值或验证要求。 |
||
1.8 v电源点对点驱动器的驱动规格 |
JESD8-17 | 2004年11月 |
该材料将反映在供应商的点对点DDR设备规格中,操作范围从400 Mb/s到800 Mb/s。这是一种指定驱动器阻抗的方法,而不是一个不一定定义它在真实网络中如何运行的数字。该标准使用净长度来解决这个问题,并指定支持的每种速度的数据中可以存在多大的不确定性。 |
||
Pod18 - 1.8 v伪开漏I/O |
JESD8-19 | 2006年12月 |
该标准定义了直流和交流单端(数据)和差分(时钟)工作条件,I/O阻抗,以及1.8 V伪开漏I/O的终止和校准方案。1.8 V伪开漏接口,也称为POD18,主要用于与GDDR3 SGRAM设备通信。 委员会(s):JC-16 |
||
Pod15 - 1.5 v伪开漏I/O |
JESD8-20A.01 | 2022年8月 |
术语更新。该标准定义了直流和交流单端(数据)和差分(时钟)工作条件,I/O阻抗,以及1.5 V伪开漏I/O的终止和校准方案。1.5 V伪开漏接口,也称为POD15,主要用于与GDDR4和GDDR5 SGRAM设备通信。135.01项 委员会(s):JC-16 |
||
Pod12‐1.2 v伪开漏接口 |
JESD8-24 | 2011年8月 |
本文档定义了1.2 V伪开放漏极接口系列接口标准POD12,通常期望实现基于差动安培的输入缓冲器,当处于单端模式时,采用外部供电(或内部供电)参考电压控制跳闸点。 委员会(s):JC-16 |
||
Pod10-1.0 v伪开漏接口 |
JESD8-25 | 2011年9月 |
本文档定义了1.0 V伪开放漏极接口系列接口标准POD10,通常期望实现基于差动安培的输入缓冲器,当处于单端模式时,采用外部供电(或内部供电)参考电压控制脱点。 委员会(s):JC-16 |