微电子工业全球标准
标准及文件检索
显示7个文档中的1 - 7个。显示5每页的结果。
标题 | 文档# | 日期 |
---|---|---|
注册-标准和低,细间距矩形球网格阵列系列,0.65毫米间距。FR-XBGA LFR-XBGA。 |
mo - 301 a | 2010年5月 |
项目-828 - 11.11 委员会(s):JC-11,jc - 11.11 |
||
注册- 240引脚DDR3 DIMM(双内联内存模块)家族与1.00毫米间距。昏暗的 |
mo - 269 j | 2014年4月 |
项目-163 - 11.14 委员会(s):JC-11,jc - 11.14 |
||
Lrdimm ddr3内存缓冲区(mb) |
jesd82 - 30.01 | 2023年1月 |
术语更新。 LRDIMM (Load Reduced DIMM) Memory Buffer (MB)支持DDR3 SDRAM主存。内存缓冲区允许缓冲内存流量以支持大内存容量。与DDR3寄存器缓冲器(SSTE32882)不同,它只缓冲命令、地址、控制和时钟,LRDIMM内存缓冲器还缓冲内存控制器和DRAM组件之间的数据(DQ)接口。 |
||
附件B, Raw Card B, 288 pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM减载DIMM设计规范发行号:30 |
MODULE4.20.27.B | 2020年12月 |
本规范定义了原始卡B, 288引脚,1.2伏(VDD),负载降低,双数据速率,同步DRAM双在线内存模块(DDR4 SDRAM lrdimm)的电气和机械要求。这些DDR4 Load Reduced dimm (lrdimm)安装在电脑上时用作主存。2204.24项目。 委员会(s):jc - 45.4 |
||
288-Pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM减载DIMM设计规范发行号:25 |
MODULE4.20.27 | 2015年8月 |
2204.07项 本规范定义了288引脚,1.2伏(VDD),负载降低,双数据速率,同步DRAM双在线内存模块(DDR4 SDRAM lrdimm)的电气和机械要求。这些DDR4 Load Reduced dimm (lrdimm)安装在电脑上时用作主存。 委员会(s):jc - 45.4 |
||
附件D, R/C / D, 288 pin, 1.2 V (VDD), PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-3200 DDR4 SDRAM减载DIMM设计规范发行号:30 |
MODULE4.20.27.D | 2020年12月 |
本规范定义了Raw Card D、288引脚、1.2伏(VDD)、负载降低、双数据速率、同步DRAM双列内存模块(DDR4 SDRAM lrdimm)的电气和机械要求。这些DDR4 Load Reduced dimm (lrdimm)安装在电脑上时用作主存。2204.23项 委员会(s):jc - 45.4 |
||
DDR5注册时钟驱动定义(DDR5RCD02)发行号:1.00版本 |
jesd82 - 512 | 2023年2月 |
该标准定义了DDR5注册时钟驱动程序(RCD)的DC接口参数、开关参数和测试负载的规格,用于驱动DDR5 RDIMM和LRDIMM应用程序上的地址和控制网络。DDR5RCD02设备ID为DID = 0x0052。 |