微电子工业全球标准
标准及文件检索
标题 | 文档# | 日期 |
---|---|---|
标准- FBDIMM插座插入和提取力计。单品11.14 -083 (S)。 |
gs - 004 a | 2006年10月 |
委员会(s):JC-11 |
||
注册- 240引脚FBDIMM 1.00 mm接触中心,按下安装插座轮廓。sk电讯。项目-113 - 11.14 |
所以- 013 a | 2007年9月 |
委员会(s):JC-11 |
||
注册- FBDIMM(全缓冲双内联内存模块)系列,1.00 mm联系中心。 |
mo - 256 f | 2007年6月 |
项目-108 - 11.14 委员会(s):jc - 11.14 |
||
注册- FBDIMM(双列直插式内存模块)系列,基于flex, 1.00 mm联系中心。 |
mo - 282 a | 2007年1月 |
项目-099 - 11.14 专利():STAKTEK:见大纲 委员会(s):JC-11 |
||
Fbdimm规格:1.5 v高速差分PTP链路 |
JESD8-18A | 2008年3月 |
该规范定义了FBDIMM的高速差分点对点信令链路,工作在FBDIMM连接器提供的1.5V缓冲电源电压下。该规范也适用于FBDIMM主机芯片,可以在不同的电源电压下工作。该链路由发射机和接收机以及它们之间的互连组成。发射器将序列化位发送到通道中,接收器接收序列化位的电信号并将其转换为序列化位流。第一代FBDIMM链路被指定运行在3.2到4.8 Gb/s。规格定义了三种不同的比特率操作:3.2 Gb/s, 4.0 Gb/s和4.8 Gb/s。 专利():所有FBDIMM相关规格都存在已知的专利问题。参见FBDIMM专利文件链接。 委员会(s):JC-16 |
||
全缓冲内存测试设计,验证设计(DFx) |
JESD82-28A | 2008年7月 |
本FBDIMM DFx文档涵盖了全缓冲DIMM技术的测试设计、制造设计和验证设计(DFx)要求和实现指南。 专利():所有FBDIMM相关规格都存在已知的专利问题。参见FBDIMM专利文件链接。 |
||
Fbdimm标准:ddr2 sdram全缓冲内存(Fbdimm)设计标准 |
JESD205 | 2007年3月 |
该标准定义了240针、PC2-4200/PC2-5300/PC2-6400、72位宽、全缓冲双数据速率同步DRAM双直列内存模块(DDR2 SDRAM fc - dimm)的电气和机械要求。这些SDRAM fb - dimm用于安装在服务器和工作站等系统中时用作主存储器。PC2-4200/PC2-5300/PC2-6400指内存命名约定,其中PC2-4200/PC2-5300/PC2-6400表示240针DDR2 DIMM,运行在266/333/400 MHz DRAM时钟速度下,提供4266/5333/6400 MB/s带宽。 专利():所有FBDIMM相关规格都存在已知的专利问题。参见FBDIMM专利文件链接。 |
||
Fbdimm:高级内存缓冲区 |
JESDJESD82-20A.01 | 2023年1月 |
本文档是FBD (Fully Buffered DIMM)内存系统的核心规范。这个文档和其他核心规范必须作为一个整体来看待。高级内存缓冲区设计的关键信息出现在其他规范中,并提供了具体的交叉引用。 专利():所有FBDIMM相关规格都存在已知的专利问题。参见FBDIMM专利文件链接。 委员会(s):JC-40 |
||
fbdimm诊断传感器仪表芯片数据表 |
jesd82 - 22.01 | 2023年2月 |
术语更新。该设备是一个单芯片频谱分析仪,工作频率范围为1至2 GHz。它不需要外部组件,除了一些滤波电压供应(一个电感,一个旁路电容器)。VCO的频率由内部DAC调节。没有锁相环用于将VCO锁定到参考频率。计数器用于确定VCO频率。 |
||
SPD附件G,串行存在检测FBDIMM,修订1.1 |
SPD4.1.2.7 | 2006年6月 |
发布号16A。2003.02项 委员会(s):JC-45 |
||
Fbdimm:架构和协议 |
JESD206.01 | 2023年2月 |
术语更新。该标准包括FBD信道规范(封面)信道概述(第2章)、初始化(第3章)、信道协议(第4章)和可靠性、可用性和可服务性(RAS)(第5章)的四个章节。 专利():所有FBDIMM相关规格都存在已知的专利问题。参见FBDIMM专利文件链接。 委员会(s):JC-40 |