微电子工业全球标准
标准及文件检索
显示9个文档中的1 - 9个。显示5每页的结果。
标题 | 文档# | 日期 |
---|---|---|
标准- FBDIMM插座插入和提取力计。单品11.14 -083 (S)。 |
gs - 004 a | 2006年10月 |
委员会(s):JC-11 |
||
注册- FBDIMM, 240位置插座轮廓与1.00毫米的联络中心。项目11.14-082和11.14-087。 |
所以- 003 b | 2006年8月 |
委员会(s):JC-11 |
||
注册- 240引脚FBDIMM 1.00 mm联络中心,按适合插座轮廓。sk电讯。项目-113 - 11.14 |
所以- 013 a | 2007年9月 |
委员会(s):JC-11 |
||
注册- FBDIMM(全缓冲双内联内存模块)家族,1.00毫米联络中心。 |
mo - 256 f | 2007年6月 |
项目-108 - 11.14 委员会(s):jc - 11.14 |
||
注册- FBDIMM(双列内存模块)系列,灵活的,1.00毫米联络中心。 |
mo - 282 a | 2007年1月 |
项目-099 - 11.14 专利():STAKTEK:见大纲 委员会(s):JC-11 |
||
Fbdimm规格:1.5 v高速差分PTP链路 |
JESD8-18A | 2008年3月 |
本规范定义了FBDIMM的高速差分点对点信令链路,在FBDIMM DIMM连接器提供的1.5V缓冲电源电压下工作。本规范也适用于可能在不同电源电压下工作的FBDIMM主机芯片。链路由发射器和接收器以及它们之间的互连组成。发送器将串行比特发送到通道中,接收器接受串行比特的电信号并将其转换成串行比特流。第一代FBDIMM链路的运行速率为3.2 ~ 4.8 Gb/s。该规范定义了三种不同的操作比特率:3.2 Gb/s, 4.0 Gb/s和4.8 Gb/s。 专利():已知的专利问题是所有FBDIMM相关规格的共同问题。见文档链接到FBDIMM专利。 委员会(s):JC-16 |
||
Fbdimm标准:ddr2 sdram full buffered dimm (Fbdimm)设计标准 |
JESD205 | 2007年3月 |
本标准定义了240引脚、PC2-4200/PC2-5300/PC2-6400、72位宽、全缓冲双数据速率同步DRAM双在线内存模块(DDR2 SDRAM fdm)的电气和机械要求。这些SDRAM fb - dimm在安装在服务器和工作站等系统时用作主存。“PC2-4200/PC2-5300/PC2-6400”为内存命名规范,其中PC2-4200/PC2-5300/PC2-6400表示240针DDR2 DIMM,运行速度为266/333/ 400mhz,带宽为4266/5333/ 6400mb /s。 专利():已知的专利问题是所有FBDIMM相关规格的共同问题。见文档链接到FBDIMM专利。 |
||
Fbdimm:高级内存缓冲区(amb) |
JESDJESD82-20A.01 | 2023年1月 |
本文档是FBD (Fully Buffered DIMM)内存系统的核心规范。本文档以及其他核心规范必须作为一个整体来对待。高级内存缓冲区设计的关键信息出现在其他规范中,并提供了特定的交叉参考。 专利():已知的专利问题是所有FBDIMM相关规格的共同问题。见文档链接到FBDIMM专利。 委员会(s):JC-40 |
||
SPD附件G, FBDIMM串行存在检测,修订版1.1 |
SPD4.1.2.7 | 2006年6月 |
发行号16A2003.02项 委员会(s):JC-45 |