微电子工业全球标准
标准及文件检索
标题 | 文档# | 日期 |
---|---|---|
Ddr2内存时钟偏度测量程序用的一个时钟参考板 |
JEP152 | 2007年5月 |
本文档是JC-45.1 DDR2 DIMM时钟偏差测量任务组的工作成果。本文档的目的是定义使用DDR2时钟参考板测量注册内存时钟参数的过程。本文档的目的不是设置规范值或验证要求。 |
||
注册- DDR3 DIMM连接器插入力计。11.14项目-110。 |
gs - 008 a | 2007年10月 |
委员会(s):JC-11 |
||
附件W, R/C W, 240针PC3-6400/PC3-8500/PC3-10600/PC3-12800 DDR3 SDRAM注册DIMM设计规范。2156.07项 |
MODULE4.20.20.W | 2009年8月 |
第19号公告 |
||
附件Y, R/C Y, 240针PC3-6400/PC3-8500/PC3-10600/PC3-12800 DDR3 SDRAM注册DIMM设计规范。2156.06项 |
MODULE4.20.20.Y | 2009年8月 |
第19号公告 |
||
注册- DDR2 DIMM 240引脚SMT插座轮廓与1.00毫米的联络中心。11.14项目-097。 |
所以- 009 a | 2007年2月 |
委员会(s):JC-11 |
||
注册- 240引脚DDR2 DIMM 1.00 mm联络中心,按适合插座轮廓。项目-111 - 11.14 |
所以- 011 a | 2007年9月 |
委员会(s):JC-11 |
||
112引脚MPDRAM DIMM |
MODULE4.4.6 | 1997年6月 |
释放9 |
||
168引脚DRAM DIMM |
MODULE4.5.1 | 1999年3月 |
释放9 |
||
200引脚SDRAM DIMM |
MODULE4.5.2 | 2001年10月 |
释放11路 |
||
168 Pin Unbuffered DRAM DIMM |
MODULE4.5.3 | 1999年6月 |
第九版 委员会(s):JC-42 |
||
184引脚无缓冲DDR SDRAM内存 |
MODULE4.5.10 | 2021年5月 |
版本31本修订版仅包含术语更新。 |
||
278引脚缓冲的SDRAM DIMM |
MODULE4.6.1 | 1997年6月 |
释放9 |
||
184引脚无缓冲SDR SDRAM DIMM系列 |
MODULE4.5.11 | 2021年5月 |
版本31本修订版仅包含术语更新。 委员会(s):JC-42 |
||
168 Pin注册SDRAM DIMM系列 |
MODULE4.5.7 | 2001年10月 |
释放11路 委员会(s):jc - 42.5 |
||
cdcv857锁相环时钟驱动程序的定义 |
JESD82 | 2000年7月 |
本规范是注册DDR DIMM设计人员的参考。JESD82定义了从DDR200到DDR266的DDR注册dimm的1:10 PLL时钟驱动器的物理,电气,接口和时序要求,在JEDEC标准21-C (JESD21-C)的修订C中进行了改进。JESD82也是为了满足DDR300和DDR333注册内存的未来性能要求而编写的。 委员会(s):JC-40 |
||
注册-双内联内存模块(DIMM)系列,184引脚DDR w/ 1.27 mm联络中心。项目-078 - 11.14 |
mo - 206 e | 2006年1月 |
委员会(s):jc - 11.14 |
||
注册-增加172针微型DIMM的变化和修改终端位置公差的微型DIMM注册。11.14项目-049。 |
mo - 214 b | 2002年9月 |
0.50毫米铅芯 委员会(s):JC-11,jc - 11.14 |
||
标准- FBDIMM插座插入和提取力计。单品11.14 -083 (S)。 |
gs - 004 a | 2006年10月 |
委员会(s):JC-11 |
||
240引脚无缓冲注册DDR2 SDRAM DIMM系列 |
MODULE4.5.14 | 2021年5月 |
版本31本修订版仅包含术语更新。 |
||
注册- 244引脚DDR2/DDR3迷你DIMM与0.60毫米引线中心插座轮廓。11.14项目-122。 |
所以- 002 b | 2003年10月 |
委员会(s):JC-11,jc - 11.14 |