微电子工业全球标准
显示1 - 1个文档中的1个。
本文档旨在用于半导体集成电路制造行业,并提供低k间/内电平电介质(ILD)的可靠性表征技术,用于ILD过程的评估和控制。它描述了为估计后端线(BEOL) ILD的一般完整性而开发的程序。描述了两个基本的测试程序,电压斜坡介电击穿(VRDB)测试和恒电压时间相关介电击穿应力(CVS)。每个测试都是为不同的可靠性和过程评估目的而设计的。本文还描述了检测故障和TDDB数据分析的健壮技术。
委员会(s):JC-14,jc - 14.2
免费下载。登记或登录必需的。