微电子工业全球标准
标准及文件检索
显示2个文档中的1 - 2。
标题 | 文档# | 日期 |
---|---|---|
超薄栅极介质介电击穿随时间变化的表征方法: |
JESD92 | 2003年8月 |
本文件定义了恒压应力测试程序,用于表征集成电路技术中使用的薄栅极介质的随时间变化的介电击穿或“磨损”。该测试旨在获得在使用条件下估计氧化物寿命所需的电压和温度加速参数。测试程序包括复杂的技术,以检测超薄膜击穿,通常表现出大隧道电流和软或噪声击穿特性。本文档包括一个附件,讨论了测试结构设计,确定超薄膜中氧化物电场的方法,统计模型,外推模型,以及实例故障率计算 |
||
低k/金属层间/层内介电完整性评价方法 |
JEP159A | 2015年7月 |
本文档旨在用于半导体IC制造行业,并提供了用于评估和控制ILD工艺的低k级间/内级介质(ILD)的可靠性表征技术。它描述了用于估计后端生产线(BEOL) ILD的一般完整性的程序。介绍了两种基本的测试程序,电压斜坡介电击穿(VRDB)测试和恒电压时间依赖性介电击穿应力(CVS)。每个测试都是为不同的可靠性和过程评估目的而设计的。本文档还描述了检测故障和TDDB数据分析的可靠技术。 |