微电子工业全球标准
标准及文件检索
标题 | 文档# | 日期 |
---|---|---|
芯片载波引脚标准化cmos 4000, hc和HCT系列逻辑电路: |
JESD11 | 1984年12月 |
本标准规定了将现有数字部件(SSI和MSI)的DIP和平面封装转换为芯片载体封装的程序。 委员会(s):jc - 40.2 |
||
b系列cmos器件描述标准规范: |
JESD13-B | 1980年5月 |
本标准提供了一致性、多源性、消除混淆以及便于用户进行设备规格和系统设计。给出了B系列CMOS器件的电电平和时序图。 委员会(s):jc - 40.2 |
||
描述快速cmos TTL兼容逻辑的标准: |
JESD18-A | 1993年1月 |
本标准的目的是提供一致性,来源的多样性,消除混淆,以及便于用户规范和设计设备。该标准涵盖了“54/74FCTXXXX”系列快速CMOS TTL兼容器件的描述规范。 委员会(s):jc - 40.2 |
||
用于芯片载波的数字双极逻辑引脚: |
JESD2 | 1982年12月 |
本标准通过定义20、38、44、52和68终端设备的引脚功能和位置,为数字设备提供了一种芯片载波格式。 委员会(s):jc - 40.1 |
||
低电压ttl兼容,5 v容差cmos逻辑器件的标准描述: |
JESD36 | 1996年6月 |
本标准概述了逻辑产品的标准直流规格、测试条件和测试负载,这些逻辑产品的设计允许输入和输出电压超过设备的电源。更具体地说,这标准化了从“低电压”(2.7 V至3.6 V)电源运行的5 V容限逻辑产品。满足此标准的产品可用于LVCMOS/LVTTL和5v TTL总线之间的有效接口,弥合低压和5v TTL总线之间的差距。 委员会(s):JC-40 |
||
低压ttl兼容cmos逻辑器件描述标准: |
JESD52 | 1995年11月 |
本标准描述了在2.7 V至3.6 V电源下工作的设备的直流接口规范和测试环境。目标是提供一组一致的直流规范,供逻辑供应商和用户参考。 委员会(s):JC-40 |
||
标准描述54/74ABTXXX和74BCXXX ttl兼容BiCMOS逻辑器件: |
JESD54 | 1996年2月 |
目的是提供BiCMOS Logic系列规格的标准,以提供一致性,源的多样性,消除混淆,以及用户对设备规格和设计的易用性。 委员会(s):JC-40 |
||
低压ttl兼容BiCMOS逻辑器件描述标准: |
JESD55 | 1996年5月 |
目的是提供BiCMOS Logic系列规格的标准,以实现均匀性,源的多样性,消除混淆,以及用户对设备规格和设计的易用性。 委员会(s):JC-40 |
||
标准逻辑器件的歪斜规格定义: |
JESD65B | 2003年9月 |
本标准定义了标准逻辑器件的倾斜规范和倾斜测试。其目的是为规范提供一个标准,以实现一致性、来源的多样性、消除混淆,以及便于用户规范和设计设备。 委员会(s):JC-40 |
||
2.5 V BiCMOS逻辑器件家族规格与5 V公差输入和输出: |
JESD70 | 1999年6月 |
其目的是为2.5 V标称电源电压逻辑器件提供一个标准,以实现一致性、多源性、消除混淆、简化设备规格和易用性,从而提供2.3 V和2.7 V供电电压之间的兼容性,以及3.3 V或5v供电电压下设备的过压容限。 委员会(s):JC-40 |
||
具有ttl兼容控制输入的5v总线开关的描述: |
JESD73 | 1999年6月 |
本标准涵盖了具有5v TTL兼容控制输入的一系列5v NMOS FET总线开关器件的规格。本文档中不包括设备特定的参数和性能级别,供应商也必须申请完整的设备描述。 委员会(s):JC-40 |
||
描述2.5 v cmos逻辑器件的标准: |
JESD80 | 1999年11月 |
本标准的目的是为2.5 V标称电源电压CMOS逻辑器件提供一个标准,以实现一致性、源的多样性、消除混淆、易于器件规格和易于使用。本标准定义了基于2.5 V(标称)电源电平和2.5 V输入容限的CMOS数字逻辑系列的直流接口参数和测试负载。 委员会(s):JC-40 |
||
描述具有3.6 v cmos容限输入和输出的2.5 v cmos逻辑器件的标准: |
JESD64-A | 2000年10月 |
其目的是为2.5 V标称电源电压逻辑器件提供一个标准,以实现均匀性、源的多样性、消除混淆、简化器件规格和易用性。本规范提供了工作在1.8 V至2.7 V的标准范围或1.65 V至2.7 V的可选扩展范围内的设备之间的兼容性,以及工作在3.6 V的设备的过压容限。 委员会(s):JC-40 |
||
1.8 v cmos逻辑器件描述: |
JESD76 | 2000年4月 |
该标准继续将电压规格迁移到JESD80中已经建立的2.5 V规格之外的下一个级别。在本标准中,描述了CMOS逻辑产品在1.8 V(正常范围)应用中的输入和输出条件。 委员会(s):jc - 40.1 |
||
cdcv857锁相环时钟驱动程序的定义 |
JESD82 | 2000年7月 |
本规范是注册DDR DIMM设计人员的参考。JESD82定义了从DDR200到DDR266的DDR注册dimm的1:10 PLL时钟驱动器的物理,电气,接口和时序要求,在JEDEC标准21-C (JESD21-C)的修订C中进行了改进。JESD82也是为了满足DDR300和DDR333注册内存的未来性能要求而编写的。 委员会(s):JC-40 |
||
54/74hcxxxx和54/74hctxxxx高速cmos器件描述标准: |
JESD7-A | 1986年8月 |
该标准为HC和HCT CMOS器件提供了一致性、多源性、消除混淆以及易于用户的器件规格和设计。本标准规定了电气参数。它还包括附录列出的零件编号。 委员会(s):jc - 40.2 |
||
1.2 v cmos逻辑器件的标准描述(正常范围操作): |
JESD76-2 | 2001年6月 |
本标准定义了基于1.2 V(正常范围)电源水平的数字逻辑器件的直流接口、开关参数和测试负载。目的是提供统一的标准规范,来源的多样性,消除混淆,设备规范的便利性和易用性。 委员会(s):JC-40 |
||
1.2 v cmos逻辑器件的标准描述(宽范围工作): |
JESD76-1 | 2001年6月 |
本标准定义了基于1.2 V(标称)电源水平的数字逻辑器件的直流接口、开关参数和测试负载。目的是提供统一的标准规范,来源的多样性,消除混淆,设备规范的便利性和易用性。 委员会(s):JC-40 |
||
球栅阵列引脚标准化的16位逻辑功能: |
JESD75-2 | 2001年7月 |
该标准提供了56球网格阵列封装中提供的16位宽逻辑器件的引脚标准,以提供均匀性,源的多样性,消除混淆,易于设备规格和易用性。 委员会(s):JC-40 |
||
球栅阵列引脚标准化的8位逻辑功能: |
JESD75-3 | 2001年7月 |
该标准为20球面积网格封装中的8位逻辑器件提供了引脚标准,以提供均匀性,源的多样性,消除混淆,易于设备规范和易用性。 委员会(s):JC-40 |