微电子工业全球标准
电平委员会:
JC-45 DRAM模块
JC-45的范围是开发DRAM模块、卡和插座接口的标准。这些标准是为了解决与商业应用的存储器设计和制造有关的架构、电气、测试和SPD问题。
内存模块定义为单个或多个pcb,主要包括多个内存、逻辑和无源器件,以平面或3D布局与插座一起使用。
按关键字或文件编号搜索
最近的文档
DDR5 SPD (Serial Presence Detect)内容版本1.1 | JESD400-5A | 2022年9月 |
JEDEC模块边带总线 | JESD403-1B | 2022年8月 |
DDR5 SODIMM Raw卡附录b 1.0版本 | JESD309-S0-RCB | 2022年8月 |
DDR5 UDIMM Raw卡附件A | JESD308-U0-RCA | 2022年7月 |
DDR5 UDIMM Raw卡附件A | JESD308-U0-RCA | 2022年7月 |
DDR5 UDIMM Raw卡附件E | JESD308-U4-RCE | 2022年7月 |
DDR5 UDIMM Raw卡附件B | JESD308-U0-RCB | 2022年7月 |
DDR5 UDIMM Raw Card附件C | JESD308-U0-RCC | 2022年7月 |
DDR5 SODIMM原卡附件E | JESD309-S4-RCE | 2022年6月 |
DDR5 SODIMM Raw卡附件D版本1.0 | JESD309-S4-RCD | 2022年6月 |