微电子工业全球标准
标准及文件检索
标题 | 文档# | 日期 |
---|---|---|
标准制造商识别码注意:JEP106U从第二行开始出错,添加了一个额外的延续码,JEP106U应该被丢弃。 |
JEP106BF | 2022年10月 |
制造商标识码由一个或多个8位字段定义,每个字段由7个数据位加上1个奇偶校验位组成。制造商识别码由JEDEC办公室分配、维护和更新。此识别码的意图是,它可以在任何需要数字领域时使用,例如硬件、软件、文档等。若要查询身份码,请转至//www.ljosalfur.com/Home/MIDCODE_request.cfm |
||
SPD通用标准。 |
SPD4.1.2 | 2008年7月 |
第19版。2065.26项 委员会(s):JC-45 |
||
串行闪存可发现参数(sfdp)本文档取代JESD216F。本文件的编辑更改已于2022年6月由TG批准 |
JESD216F.02 | 2022年6月 |
串行闪存可发现参数(SFDP)标准提供了一种一致的方法,在一组标准的内部参数表中描述串行闪存设备的功能和特性能力。主机系统软件可以查询这些参数表,以便进行必要的调整,以适应来自多个供应商的不同特性。任何公司都可以向JEDEC办公室提出申请,以获得特定功能IDjuliec@jedec.org.请在邮件主题中注明“特定功能ID请求,JESD216”。1775.73项目。附件中列出的编辑变更,与JESD216F原始出版物(2021年12月)相比。 委员会(s):jc - 42.4 |
||
通用闪存存储主机控制器接口(UFSHCI), 3.0版本状态:取代2022年8月,JESD223E |
JESD223D | 2018年1月 |
本文件已被JESD223E所取代,但仅供参考。 委员会(s):jc - 64.1 可供购买:141.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
通用闪存存储主机控制器接口(UFSHCI),版本2.1状态:取代作者:JESD223D, 2018年1月 |
JESD223C | 2016年3月 |
本文件已被2018年1月的JESD223D所取代,但仅供参考。 委员会(s):jc - 64.1 |
||
SPD附件F,地址多路复用ROM |
SPD4.1.2.6 | 1998年6月 |
释放八号 委员会(s):JC-42 |
||
SPD附件C,快速页面和扩展数据输出RAM |
SPD4.1.2.3 | 1998年1月 |
释放八号 委员会(s):JC-42 |
||
通用闪存存储主机控制器接口(UFSHCI), 4.0版本 |
JESD223E | 2022年8月 |
本标准描述了UFS (Universal Flash Storage)主机控制器接口(HCI)的功能规范。UFSHCI的目标是提供一个统一的接口方法来访问UFS硬件功能,这样就可以为主控制器提供一个标准/通用的驱动程序。通用驱动程序可以与来自任何供应商的UFS主控制器一起工作。该标准包括系统软件和主控制器硬件之间的硬件/软件接口的描述。它适用于硬件设计人员、系统构建人员和软件开发人员。本标准是通用闪存(UFS)的配套文件。假定读者熟悉[UFS]、[MIPI-UNIPRO]和[MIPI-M-PHY]。206.25项 委员会(s):jc - 64.1 可供购买:163.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
DDR5 SPD (Serial Presence Detect)内容版本1.1发布号:版本1.1 |
JESD400-5A | 2022年9月 |
本标准描述了所有DDR5内存模块的串行存在检测(SPD)值。在这种情况下,“模块”适用于内存模块,如传统的双列直列内存模块(dimm)或焊接主板应用程序。SPD数据提供了关于内存通道上所有模块的关键信息,并被系统的BIOS用于正确地初始化和优化系统内存通道。 委员会(s):JC-45 |
||
通用闪存存储,版本4.0 |
JESD220F | 2022年8月 |
本文档取代了所有过去的版本,但JESD220E, 2020年1月(V 3.1)仅供参考。本标准规定了UFS电接口和存储设备的特性。这些特征包括低功耗、高数据吞吐量、低电磁干扰和优化大容量内存子系统效率。UFS电接口基于MIPI M-PHY规范的高级差动接口,该规范与MIPI UniPro规范一起形成了UFS接口的互连。 委员会(s):jc - 64.1 可供购买:369.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
无线电前端-基带(rf-bb)接口 |
JESD96A | 2006年2月 |
本标准中的规范信息旨在为技术设计团队提供在FED和BED上构建接口,使它们在按照本规范设计时(在接口级别上)能够正确地相互操作。附录中提供了额外的信息,以帮助说明规范材料。本文件涉及以下接口主题:1)RF-BB电气层:线路、驱动器、接收机、时钟的时间和振幅规范;2)RF-BB链路层:比特、时钟数据同步、电源模式;3) RF-BB传输层:数据类型、数据帧、数据带宽、与核心IC的连接;4) RF-BB接口寄存器 本文档定义了一种高速串行链路,用于在FED和BED之间双向传输数据和控制信息。该文件没有强制要求使用特定的信令、标准帧或标准消息,以使其成为射频设备或BB设备的互操作接口标准。 委员会(s):jc - 61 |
||
通用闪存(UFS), 3.0版状态:取代2020年1月 |
JESD220D | 2018年1月 |
本文件已被2020年1月的JESD220E所取代,但仅供参考。 专利():JEDEC成员可在成员区域获得完整的保证/披露表格清单。非会员可向JEDEC办事处索取个别保证/披露表格。 委员会(s):jc - 64.1 可供购买:355.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
通用闪存(UFS), 3.1版 |
JESD220E | 2020年1月 |
本文件已被2022年8月的JESD220F所取代,但仅供参考。 专利():JEDEC成员可在成员区域获得完整的保证/披露表格清单。非会员可向JEDEC办事处索取个别保证/披露表格。 委员会(s):jc - 64.1 可供购买:355.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
SPD附件J: DDR2 SDRAM的串行存在检测 |
SPD4.1.2.10 | 2007年1月 |
第17版 |
||
JESD96A的附录1 - JEDEC标准的互操作性和遵从性技术要求-与IEEE 802.11N一起使用的推荐实践 |
JESD96A-1 | 2007年1月 |
本出版物中的规范信息旨在为技术设计团队提供在FED和BED上构建接口的技术,使它们在设计为JESD96A时能够正确地相互操作(在接口级别上)。 委员会(s):jc - 61 |
||
嵌入式多媒体卡(e•MMC),电气标准(5.1) |
JESD84-B51A | 2019年1月 |
的全面定义e•MMC电气接口,其环境和处理。它还提供了设计指南,并定义了宏函数和算法的工具箱,旨在减少设计开销。本标准的目的是定义eMMC电气接口,其环境和处理。它为系统设计者提供了指导方针。67.14项目。 本文档取代了所有过去的版本,但此处提供的链接仅供参考:JESD84-B512015年2月;JESD84-B50.12014年7月(JESD84-B50编辑修订);JESD84-B502013年9月(JESD84-B451修订本);JESD84-B451, 2012年6月(JESD84-B45修订本,2011年6月) 专利():JEDEC成员可在成员区域获得完整的保证/披露表格清单。非会员可向JEDEC办事处索取个别保证/披露表格。 委员会(s):jc - 64 可供购买:327.00美元 添加到购物车 JEDEC付费会员可以登录免费访问。 |
||
通用闪存,ufs 2.2 |
jesd220c - 2.2 | 2020年8月 |
本标准的目的是定义UFS通用闪存电接口和UFS存储设备。该标准定义了一个唯一的UFS特性集,并将eMMC标准的特性集作为一个子集。该标准取代了JESD220C、UFS 2.1,并引入了名为WriteBooster的特性。138.88项目。 委员会(s):jc - 64.1 |
||
SPD附件D, DDR同步DRAM (DDR SDRAM) |
SPD4.1.2.4 | 2004年1月 |
发布13号 |
||
240 pin PC2-5300/PC2-6400 DDR2 SDRAM无缓冲DIMM设计规范 |
MODULE4.20.13 | 2021年5月 |
31日发布。2167.05本修订本仅包含术语更新。 |
||
通用闪存(UFS), 2.1版状态:取代2020年8月 |
jesd220c - 2.1 | 2016年3月 |
本文件已被2020年8月的JESD220C-2.2所取代,仅供参考。 本标准规定了UFS电接口和存储设备的特性。这样的特征包括(在其他人)低权力消费,高数据吞吐量,低电磁干扰与大容量内存子系统效率优化。UFS电气接口是基于MIPI M-PHY规范的先进差分接口MIPI UniPro规范形成了UFS接口的互连。架构模型是引用INCITS T10 (SCSI) SAM标准,命令协议基于INCITS T10(SCSI) SPC和SBC标准。133.00 b项 委员会(s):jc - 64.1 |