JEDEC DDR5研讨会:第1天议程

5月25日星期三•圣克拉拉,加州

JEDEC的DDR5研讨会将提供无与伦比的机会,以便根据其开发中涉及的行业专家教授的DDR5标准进行深入的技术审查。研讨会将包括在上一代设备上建立的详细技术内容,并假设与会者在以前的一代内存技术和标准中得到了很好的精通。尚未深入了解存储器技术和/或内存接口设计的所有与会者也应该参加记忆教程session on May 24th为了最大限度地理解为期两天的DDR5研讨会所提出的材料。

8:30-9:30AM 登记与会者的现场办理登机手续
9:30-9:40AM

欢迎言论

Mian Quddus,JEDEC主席

9:40-10:45AM

驱动器DDR5.

主持人:乔纳森希克,联想

计算机系统的DRAM和主存储器是系统性能最关键的组件之一,并且自最早的内存设备以来,JEDEC设置了所有行业使用的标准。目前DRAM的下一个定义现已以其最终形式出现,以释放DDR5规范,以响应关于未来系统要求,内存架构考虑因素和内存设备制造考虑的评估。此演示文稿将审阅推动DDR5行业标准定义的关键系统和内存设备要求。

10:45-11:15AM

DDR5简介,概述和DDR4 / DDR5比较

主持人:Christopher Cox,蒙太奇

此演示文稿将审查DDR5的关键方面 - 介绍新技术(架构,接口,寻址,功能和功能,包,模块)。将概括与DDR4的关键差异 - 包括BL16,新命令结构,1N / 2N命令,MPC命令,模式寄存器更改,镜像命令总线,写模式模式,引脚消除,DFE,新刷新模式等的影响。此介绍为后续详细演示设置阶段,详细介绍这些主题。

11:15-12:15PM

DDR5.Training Modes

Presenter: Howard David, Synopsys

更多细节即将推出。

12:15-1:15PM 午餐
1:15-2:45pm

DDR5:访问DRAM并维护数据

主持人:MATH PRETHER,MICRON

更多细节即将推出。

2:45-3:45pm

DDR5.Manufacturing and Reliability Features & Utilization

Presenter: Thomas Won Ha Choi博士,sk hynix.

此演示将涵盖连接,导核ECC及其对行业的价值,错误检查擦洗(手动和自动模式)及其相关透明度模式,以及后封装修复(柔软和硬质PPR)。

3:45-4:45pm

DDR5在系统测试中

Presenter: Barb Aichinger, FuturePlus

DDR5现在在实验室中运行并运行。有两个高速通道,双数据速率和单数据速率信号。UDIMMS,RDIMMS和SODIMMS模块都被钉在不同地,这些模块具有PMIC,SPD,集线器,TS和RCD。此演示文稿将审查目前在DDR5工作的工程师面临的实验室验证问题​​。了解工程师如何解决这些问题以及它们面临的挑战。

4:45-5:15PM

圆桌会议Q&A

计划,主题和发言者可能会有所变化,恕不另行通知。

Baidu